Hardware

Figura 1 Fonte de alimentação do BUCNormalmente, ao projetar uma fonte de alimentação buck assíncrona, um capacitor de bootstrap é conectado entre os pinos SW e BOOT do chip, como C1 na Figura 1. O capacitor de bootstrap aproveita a característica de que a tensão em seus terminais não pode mudar repentinamente. Quando uma determinada tensão é mantida no capacitor, ao aumentar a tensão no terminal negativo, a tensão no terminal positivo permanece na diferença de potencial original em relação ao terminal negativo, aumentando assim a tensão de acionamento.Figura 2. Diagrama da estrutura interna do chip BuckO circuito integrado buck mostrado na Figura 2 consiste em dois transistores NMOS que conduzem alternadamente de forma complementar. A tensão de entrada total VIN é alimentada através de um regulador de tensão interno, que fornece uma tensão CC baixa Vb para carregar Vboot. Este regulador de tensão interno é tipicamente uma fonte de alimentação de baixa queda de tensão (LDO). Durante a operação do circuito integrado buck, quando o MOSFET de baixa tensão Q2 está ligado, a tensão SW é 0. A tensão de saída do LDO, Vb, carrega o capacitor bootstrap C1, que então flui através do diodo D1 e, em seguida, para o MOSFET de baixa tensão Q2. A tensão no capacitor é aproximadamente igual a Vb, e a tensão no pino BOOT passa a ser Vb. Quando o MOSFET de baixa tensão Q2 está desligado e o MOSFET de alta tensão Q1 está ligado, a tensão no pino SW sobe de 0V para VIN. O polo S do MOSFET de baixa tensão Q2 é aterrado diretamente. Enquanto o polo G apresentar um nível alto (>Vth), o MOSFET de baixa impedância Q2 será ativado. A tensão do polo S do MOSFET de alta impedância Q1 é a tensão de entrada VIN. Para manter o MOSFET de alta impedância Q1 ligado, sua tensão de acionamento de gate deve ser maior que VIN + Vgs(th). Como a tensão no capacitor não pode mudar repentinamente neste ponto, o pino BOOT é elevado a uma tensão maior que VIN (VIN + Vb). O capacitor C1 está conectado em paralelo à fonte de alimentação da unidade de driver do MOSFET de alta impedância Q1, HS Driver. O capacitor bootstrap C1 descarrega para fornecer energia a ela, e a tensão de alimentação é a diferença de tensão no capacitor bootstrap. Devido à presença do capacitor bootstrap, a tensão de acionamento gate-source do MOSFET de alta impedância Q1 atende à condição de ativação (Vgs > VIN + Vgs(th)), mantendo assim o MOSFET de alta impedância Q1 ligado. Enquanto a tensão entre o pino BOOT e o pino SW estiver acima do limite de subtensão (UVLO) do BOOT, o MOSFET de alta tensão Q1 permanece ligado. Quando a tensão do capacitor de bootstrap cai abaixo do limite de subtensão (UVLO) do BOOT devido à descarga, o MOSFET de alta tensão Q1 é desligado e o MOSFET de baixa tensão Q2 é ligado, carregando periodicamente o capacitor de bootstrap e, assim, implementando o modo de controle PWM da fonte de alimentação buck.

Em circuitos usados ​​para comunicação via barramento SPI com dispositivos periféricos, um pequeno resistor com resistência de dezenas de ohms é tipicamente conectado em série com a linha de sinal, como mostrado na Figura 1. Este projeto realiza as seguintes funções:1. Adaptação de impedância. Quando as linhas de sinal SPI são longas ou a capacitância de carga é grande, o sinal pode ser refletido na extremidade da linha de transmissão, causando oscilação da forma de onda (ringing) ou sobretensão/subtensão. O resistor em série atua como um adaptador de impedância na extremidade da fonte (geralmente próximo à extremidade do mestre), absorvendo a energia refletida e reduzindo problemas de integridade do sinal. Isso é particularmente crítico em SPI de alta velocidade (por exemplo, dezenas de MHz) ou trilhas longas.2. Reduzir a interferência eletromagnética (EMI). A comunicação SPI geralmente opera em altas velocidades. O resistor em série, juntamente com a capacitância da linha e a capacitância de carga, forma um circuito RC. Essa estrutura de circuito ajuda a suavizar as transições de subida e descida do sinal, evitando assim a sobretensão. Isso tem um efeito positivo na supressão de EMI, especialmente em circuitos de alta velocidade.3. Limitação de corrente e proteção do dispositivo. O resistor limita o fluxo de corrente em caso de curto-circuito acidental (por exemplo, devido a erros de fiação), evitando danos às portas de E/S do dispositivo mestre ou escravo.4. Otimize a depuração. Durante a depuração, é comum usar um osciloscópio para capturar formas de onda. Conectar um resistor em série com a linha de sinal SPI facilita a observação e a depuração da forma de onda do sinal usando um osciloscópio, melhorando a eficiência da depuração.

Figura 1 Fonte de alimentação do BUCNormalmente, ao projetar uma fonte de alimentação buck assíncrona, um capacitor de bootstrap é conectado entre os pinos SW e BOOT do chip, como C1 na Figura 1. O capacitor de bootstrap aproveita a característica de que a tensão em seus terminais não pode mudar repentinamente. Quando uma determinada tensão é mantida no capacitor, ao aumentar a tensão no terminal negativo, a tensão no terminal positivo permanece na diferença de potencial original em relação ao terminal negativo, aumentando assim a tensão de acionamento.Figura 2. Diagrama da estrutura interna do chip BuckO circuito integrado buck mostrado na Figura 2 consiste em dois transistores NMOS que conduzem alternadamente de forma complementar. A tensão de entrada total VIN é alimentada através de um regulador de tensão interno, que fornece uma tensão CC baixa Vb para carregar Vboot. Este regulador de tensão interno é tipicamente uma fonte de alimentação de baixa queda de tensão (LDO). Durante a operação do circuito integrado buck, quando o MOSFET de baixa tensão Q2 está ligado, a tensão SW é 0. A tensão de saída do LDO, Vb, carrega o capacitor bootstrap C1, que então flui através do diodo D1 e, em seguida, para o MOSFET de baixa tensão Q2. A tensão no capacitor é aproximadamente igual a Vb, e a tensão no pino BOOT passa a ser Vb. Quando o MOSFET de baixa tensão Q2 está desligado e o MOSFET de alta tensão Q1 está ligado, a tensão no pino SW sobe de 0V para VIN. O polo S do MOSFET de baixa tensão Q2 é aterrado diretamente. Enquanto o polo G apresentar um nível alto (>Vth), o MOSFET de baixa impedância Q2 será ativado. A tensão do polo S do MOSFET de alta impedância Q1 é a tensão de entrada VIN. Para manter o MOSFET de alta impedância Q1 ligado, sua tensão de acionamento de gate deve ser maior que VIN + Vgs(th). Como a tensão no capacitor não pode mudar repentinamente neste ponto, o pino BOOT é elevado a uma tensão maior que VIN (VIN + Vb). O capacitor C1 está conectado em paralelo à fonte de alimentação da unidade de driver do MOSFET de alta impedância Q1, HS Driver. O capacitor bootstrap C1 descarrega para fornecer energia a ela, e a tensão de alimentação é a diferença de tensão no capacitor bootstrap. Devido à presença do capacitor bootstrap, a tensão de acionamento gate-source do MOSFET de alta impedância Q1 atende à condição de ativação (Vgs > VIN + Vgs(th)), mantendo assim o MOSFET de alta impedância Q1 ligado. Enquanto a tensão entre o pino BOOT e o pino SW estiver acima do limite de subtensão (UVLO) do BOOT, o MOSFET de alta tensão Q1 permanece ligado. Quando a tensão do capacitor de bootstrap cai abaixo do limite de subtensão (UVLO) do BOOT devido à descarga, o MOSFET de alta tensão Q1 é desligado e o MOSFET de baixa tensão Q2 é ligado, carregando periodicamente o capacitor de bootstrap e, assim, implementando o modo de controle PWM da fonte de alimentação buck.

Sensores e instrumentos possuem uma faixa de tensão de operação, e somente dentro dessa faixa o sistema pode operar de forma estável e confiável. Sabemos que o limite de alta tensão pode ser controlado por um circuito de proteção contra sobretensão, mas como o limite de baixa tensão é definido? As fontes de alimentação normalmente utilizam uma solução do tipo buck (BUCK) com circuito de baixa queda de tensão (LDO). A tensão mínima de operação é estabelecida pela função UVLO (bloqueio por subtensão) do circuito buck, que atua como um "portão de segurança". Isso garante que o sistema opere somente quando a tensão de entrada estiver acima da tensão UVLO, evitando instabilidades nas fontes de alimentação subsequentes e possíveis interrupções do sistema devido a tensões de entrada excessivamente baixas.O bloqueio por subtensão (UVLO) é um mecanismo de proteção de circuito que monitora a tensão de entrada do sistema. Quando a tensão de entrada cai abaixo de um limite predefinido, o UVLO desliga a saída da fonte de alimentação, evitando instabilidade do sistema, danos aos componentes e até mesmo riscos à segurança causados ​​por tensão insuficiente.Design de Limiar Duplo UVLOLimiar de partida (V_START): Quando a tensão de entrada atinge esse valor, o circuito começa a operar (por exemplo, 6,5 V).Limiar de desligamento (V_STOP): Quando a tensão de entrada cai para este valor, o circuito para de funcionar (por exemplo, 5V). Tensão de histerese (HYS): Isso evita a comutação frequente causada por flutuações de tensão próximas ao limiar (por exemplo, após iniciar em 6,5V, a tensão deve cair para 5V antes de desligar).Tomemos como exemplo o circuito integrado de alimentação buck TPS54561 da TI. Sua função UVLO é implementada através do pino EN. Sua estrutura interna inclui dois módulos principais: ① Comparador de tensão: Este módulo detecta a tensão no pino EN em relação a um limite interno (valor típico V_ENA = 1,2 V). ② Fonte de corrente de histerese: Esta fonte fornece uma corrente de histerese de Ihys = 3,4 μA para evitar comutação frequente causada por flutuações de tensão.De acordo com a folha de dados, o pino EN do TPS54561 inclui uma fonte de corrente pull-up I1 = 1,2 μA, uma fonte de corrente de histerese Ihys = 3,4 μA e V_ENA = 1,2 V (limiar do pino EN). O limiar UVLO é configurado usando dois resistores divisores de tensão, conforme mostrado na fórmula a seguir:Método de configuração UVLO TPS54561Utilize uma rede divisora ​​de resistores externa para ajustar a tensão de partida (V_START) e a tensão de desligamento (V_STOP) do UVLO:Inicie quando a tensão de entrada for ≥ 6,5V (adicione incrementos de 1 a 3V à tensão de saída alvo de 5V, neste caso 5V + 1,5V = 6,5V).Pare quando a tensão de entrada for ≤ 5V (porque a tensão de saída alvo é 5V).Etapas de cálculo:Calcule R1/R_UVLO1:R_UVLO1 = (V_START - V_STOP) / I_HYS = (6,5V - 5V) / 3,4μA ≈ 442kΩCalcule R2/R_UVLO2:R_UVLO2 = (V_ENA * R_UVLO1) / (V_START - V_ENA + I1 * R_UVLO1) ≈ 90,9kΩO resultado final é mostrado na figura abaixo:O UVLO funciona como um cão de guarda para o sistema de alimentação, tomando medidas decisivas quando a tensão está anormal, adicionando uma camada de segurança à sua solução de alimentação!

Ao projetar PCBs de alta velocidade ou alta frequência, os engenheiros eletrônicos utilizam o princípio 20H para atender aos padrões de EMI e reduzir a radiação eletromagnética. Esse princípio exige que o plano de alimentação seja recuado 20H em relação ao plano de terra, onde H representa a distância entre o plano de alimentação e o plano de terra. Isso também serve para suprimir a radiação de borda. A interferência eletromagnética se irradia para fora nas bordas da placa. Ao recuar o plano de alimentação, o campo elétrico é conduzido apenas dentro dos limites do plano de terra, melhorando efetivamente a compatibilidade eletromagnética (EMC). Um recuo de 20H pode confinar 70% do campo elétrico à borda de terra; um recuo de 100H pode confinar 98% do campo.O plano de terra deve ser maior que o plano de alimentação ou de sinal para evitar interferências de radiação externa e blindar o plano de terra contra interferências externas. Geralmente, recuar o plano de alimentação 1 mm em relação ao plano de terra durante o projeto da placa de circuito impresso (PCB) é suficiente para atender ao princípio 20H. Para implementar o princípio 20H, normalmente recuamos o plano de alimentação 1 mm em relação ao plano de terra ao dividir as camadas do plano. Em seguida, são perfurados furos de blindagem de terra, cada um com 150 milésimos de polegada (mil), dentro da fita de suporte de 1 mm, conforme mostrado na Figura 1.

Para garantir a qualidade do roteamento do sinal e evitar interferências durante o projeto da placa de circuito impresso (PCB), mantemos um espaçamento entre as trilhas de sinal equivalente a três vezes a largura da linha. Como mostrado na Figura 1, esse espaçamento refere-se à distância entre os centros das trilhas. Como a largura da linha é expressa em português como "largura", essa regra é frequentemente chamada de princípio 3W. Quando o espaçamento entre os centros das trilhas é de pelo menos três vezes a largura da linha, garante-se que 70% dos campos elétricos entre as linhas estejam livres de interferências. Se for necessário que 98% dos campos elétricos entre as linhas estejam livres de interferências, pode-se utilizar a regra 10W.O princípio 3W é um princípio de layout de PCB que os projetistas podem seguir sem a necessidade de técnicas de projeto adicionais. No entanto, essa abordagem de projeto consome uma área significativa e pode dificultar o roteamento. O ponto de partida fundamental para o princípio 3W é minimizar o acoplamento entre as trilhas. Esse princípio pode ser expresso da seguinte forma: a distância entre as trilhas (a distância entre os centros das trilhas) deve ser três vezes a largura de uma única trilha. Alternativamente, a distância entre duas trilhas deve ser maior que o dobro da largura de uma única trilha. Por exemplo, se uma linha de clock tiver 6 milésimos de polegada de largura, outras trilhas só poderão ser roteadas a 2 x 6 milésimos de polegada de distância dessa trilha, ou o espaçamento de borda a borda deve ser maior que 12 milésimos de polegada. O princípio 3W é facilmente implementado no projeto de PCB garantindo que o espaçamento de centro a centro entre as trilhas seja três vezes a largura da trilha. Por exemplo, se uma trilha tiver 6 milésimos de polegada de largura, no Allegro, a regra de linha a linha pode ser definida como 12 milésimos de polegada para atender ao princípio 3W. O espaçamento no software é calculado com base no espaçamento de borda a borda, conforme mostrado na Figura 2. 

A corrente de pico é uma corrente transitória e elevada gerada quando uma fonte de alimentação ou dispositivo é ligado. Em nossas fontes de alimentação e sistemas eletrônicos, a corrente de pico é indesejável porque pode causar sobrecarga e danos ao dispositivo.Os circuitos de fontes de alimentação chaveadas buck utilizam um circuito de partida suave para controlar a taxa de aumento da corrente durante a inicialização do sistema, fornecendo energia gradualmente à carga e mitigando o impacto da corrente de pico no sistema. A função de partida suave de uma fonte de alimentação buck é obtida através da configuração de um capacitor de partida suave. Isso suprime efetivamente a corrente de pico, impedindo que a corrente de carga do capacitor de saída exceda o limite de corrente da fonte de alimentação chaveada durante a inicialização. Isso reduz o pico de corrente no próprio circuito de chaveamento e nas cargas subsequentes, além de minimizar as quedas de tensão de entrada. Ademais, um tempo de partida suave configurado corretamente garante uma elevação suave da tensão de saída, evitando flutuações..Tomemos como exemplo o chip TPS54561DPRT da TI. Seu diagrama de blocos funcional interno é mostrado na Figura 1. O TPS54561DPRT implementa a partida suave conectando um capacitor externo ao pino SS/TR. A relação volt-ampère de um capacitor é expressa como I = C * dV / dt. Isso demonstra que quanto maior a capacitância, maior a tensão, e quanto menor o tempo de carga, maior a corrente de carga. Em outras palavras, para uma dada capacitância, a magnitude da corrente de carga do capacitor é proporcional à taxa de variação da tensão. Uma fonte de alimentação chaveada buck típica implementa um tempo de partida suave configurável conectando um capacitor de partida suave externo (CSS) ao pino de partida suave (SS). A fonte de corrente de carga de partida suave interna (ISS) carrega o capacitor CSS e, em seguida, compara a tensão com a tensão de referência (VREF) para determinar o fim do processo de partida suave. De acordo com a fórmula de carga do capacitor (I = C*ΔV/ΔT), o tempo TSS necessário para que a tensão no capacitor de partida suave carregue de zero até VREF é:TSS_SET = CSS * VREF/ISS (Equação 1)Para um circuito conversor buck, assumindo que a tensão de saída definida seja VOUT, o capacitor de saída seja COUT e a corrente de pico que carrega o capacitor de saída seja IINRUSH, o tempo necessário para a tensão no capacitor de saída (ou seja, a tensão de saída) subir de zero até o valor de referência VOUT é TSS_OUT. Usando a fórmula de carga do capacitor, obtemos:TSS_OUT = COUT * VOUT/IINRUSH (Equação 2)O requisito de inicialização para uma fonte de alimentação chaveada é que a tensão no capacitor de partida suave deve carregar de zero até VREF dentro do tempo de partida suave TSS_SET, e a tensão no capacitor de saída deve carregar de zero até o valor de ajuste VOUT dentro do mesmo intervalo de tempo. Portanto, temos:TSS_SET = TSS_OUT (Equação 3)A fórmula final para calcular o capacitor de partida suave é: (Equação 4)Quando um conversor chaveado inicia a operação, a corrente que carrega o capacitor de saída é convencionalmente chamada de corrente de pico, IINRUSH. Essa corrente normalmente corresponde a 5% a 10% da corrente máxima de carga do conversor chaveado, IOUT,MAX. Se a corrente de pico, IINRUSH, for 5% da corrente máxima de saída da fonte de alimentação chaveada, IOUT,MAX, então IINRUSH = 5% × IOUT. Substituindo IINRUSH = 5% × IOUTMAX na Equação 4, obtemos a seguinte expressão para o capacitor de partida suave, CSS: (Equação 5) Tomando como exemplo o chip TPS54561DPRT, os dados de cálculo reais são os seguintes:Requisitos: VOUT = 5,0V, COUT = 3 * 47uF = 141uF, IOUT,MAX = 5,0AParâmetros: ISS = 1,7uA, VREF = 0,8V, IINRUSH = 5% * 5,0A = 0,25AResultados dos cálculos:Utiliza-se um capacitor padrão próximo de 10nF. Essa é a razão pela qual C13 = 0,01uF na figura abaixo.A configuração de capacitores de partida suave é uma etapa fundamental para suprimir a corrente de pico e garantir a estabilidade do sistema. Ao selecionar adequadamente a capacidade do capacitor, você pode proteger os componentes e, ao mesmo tempo, atender aos requisitos de inicialização em diferentes cenários.  

A corrente de pico é uma corrente transitória e elevada gerada quando uma fonte de alimentação ou dispositivo é ligado. Em nossas fontes de alimentação e sistemas eletrônicos, a corrente de pico é indesejável porque pode causar sobrecarga e danos ao dispositivo.Os circuitos de fontes de alimentação comutadas buck utilizam um circuito de partida suave para controlar a taxa de aumento da corrente durante a inicialização do sistema, fornecendo energia gradualmente à carga e mitigando o impacto da corrente de pico no sistema. A função de partida suave de uma fonte de alimentação buck é obtida através da configuração de um capacitor de partida suave. Isso suprime efetivamente a corrente de pico, impedindo que a corrente de carga do capacitor de saída exceda o limite de corrente da fonte de alimentação comutada durante a inicialização. Isso reduz o pico de corrente no próprio circuito de comutação e nas cargas subsequentes, além de minimizar as quedas de tensão de entrada. Ademais, um tempo de partida suave configurado corretamente garante uma elevação suave da tensão de saída, evitando flutuações.Tomemos como exemplo o chip TPS54561DPRT da TI. Seu diagrama de blocos funcional interno é mostrado na Figura 1. O TPS54561DPRT implementa a partida suave conectando um capacitor externo ao pino SS/TR. A relação volt-ampère de um capacitor é expressa como I = C * dV / dt. Portanto, quanto maior a capacitância, maior a tensão e, quanto menor o tempo de carga, maior a corrente de carga. Em outras palavras, para uma dada capacitância, a magnitude da corrente de carga do capacitor é proporcional à taxa de variação da tensão. Uma fonte de alimentação chaveada buck típica implementa um tempo de partida suave configurável conectando um capacitor de partida suave externo (CSS) ao pino de partida suave (SS). A fonte de corrente de carga de partida suave interna (ISS) carrega o capacitor CSS e, em seguida, compara a tensão com a tensão de referência (VREF) para determinar o fim do processo de partida suave. De acordo com a fórmula de carga do capacitor I = C * ΔV / ΔT, o tempo TSS necessário para que a tensão no capacitor de partida suave carregue de zero até VREF é:TSS_SET = CSS * VREF / ISS (Equação 1)Para um circuito conversor buck, assumindo que a tensão de saída definida seja VOUT, o capacitor de saída seja COUT e a corrente de pico que carrega o capacitor de saída seja IINRUSH, então o tempo necessário para a tensão no capacitor de saída (ou seja, a tensão de saída) subir de zero até o valor de referência VOUT é TSS_OUT. Usando a fórmula de carga do capacitor, obtemos:TSS_OUT = COUT * VOUT / IINRUSH (Equação 2)O requisito de inicialização para uma fonte de alimentação chaveada é que a tensão no capacitor de partida suave seja carregada de zero até VREF dentro do tempo de partida suave TSS_SET, e que a tensão no capacitor de saída seja carregada de zero até o valor de ajuste VOUT dentro do mesmo intervalo de tempo. Portanto, temos:TSS_SET = TSS_OUT (Equação 3)A fórmula final para calcular o capacitor de partida suave é:(Equação 4)Quando um conversor chaveado inicia a operação, a corrente que carrega o capacitor de saída é convencionalmente chamada de corrente de pico, IINRUSH. Essa corrente normalmente corresponde a 5% a 10% da corrente máxima de carga do conversor chaveado, IOUT,MAX. Se a corrente de pico, IINRUSH, for 5% da corrente máxima de saída da fonte de alimentação chaveada, IOUT,MAX, então IINRUSH = 5% × IOUT. Substituindo IINRUSH = 5% × IOUTMAX na Equação 4, obtemos a seguinte expressão para o capacitor de partida suave, CSS:(Equação 5)Tomando como exemplo o chip TPS54561DPRT, os dados de cálculo reais são os seguintes:Requisitos: VOUT = 5,0V, COUT = 3 * 47uF = 141uF, IOUT,MAX = 5,0AParâmetros: ISS = 1,7uA, VREF = 0,8V, IINRUSH = 5% * 5,0A = 0,25AResultados dos cálculos:Utiliza-se um capacitor padrão próximo de 10nF. Essa é a razão pela qual C13 = 0,01uF na figura abaixo.A configuração de capacitores de partida suave é uma etapa fundamental para suprimir a corrente de pico e garantir a estabilidade do sistema. Ao selecionar adequadamente a capacidade do capacitor, você pode proteger os componentes e, ao mesmo tempo, atender aos requisitos de inicialização em diferentes cenários. 

Os reguladores LDO regulam sua tensão de saída para garantir uma operação estável sob diferentes demandas de corrente de carga. No entanto, quando a corrente de carga excede a faixa projetada, como em um curto-circuito ou sobrecarga, o excesso de corrente pode causar superaquecimento ou até mesmo danos ao chip. Para solucionar esse problema, surgiram mecanismos de proteção contra sobrecorrente para limitar a corrente de saída e proteger tanto o LDO quanto a sua carga. Os LDOs normalmente possuem dois mecanismos de proteção contra sobrecorrente: limitação de corrente por barreira de potencial e desligamento por sobrecorrente.1. Limitação de corrente tipo "parede de tijolos"Como o próprio nome sugere, a limitação de corrente por barreira (brick-wall) é um mecanismo de corte "rígido". Quando a corrente de saída excede o limite de corrente predefinido, I_LIMIT, o LDO limita rapidamente a corrente de saída a I_LIMIT. Devido à alta corrente de carga, a temperatura do LDO aumenta gradualmente. Assim que a temperatura de proteção do LDO é atingida, a saída do LDO é imediatamente desligada. Observando a curva de tensão de saída versus corrente de saída, isso se assemelha a uma "barreira" que impede o aumento adicional da corrente. Por exemplo, a folha de dados do TPS7A16 indica que seu limite de corrente por barreira é de 105 mA (típico).Como pode ser observado na curva de tensão de saída versus corrente de carga na figura acima, quando a corrente de carga excede I_LIMIT e aciona a proteção térmica do LDO, a tensão de saída cai drasticamente. Esse mecanismo é tipicamente implementado por meio de um circuito interno de detecção de corrente combinado com um circuito de proteção térmica. A estrutura interna do LDO inclui um espelho de corrente para detectar a corrente. Quando a corrente detectada excede a corrente de referência definida, o limite de corrente é acionado, a temperatura do LDO aumenta e, ao atingir a temperatura de proteção, o transistor de potência é desligado, interrompendo a saída.Isso indica que a limitação de corrente por barreira de transferência é mais segura durante sobrecargas de curta duração. Sua característica principal é a capacidade de tolerar sobrecargas momentâneas, mas, caso a sobrecarga persista, o acúmulo de calor acionará o desligamento térmico.2. Limite de corrente de retraçãoA limitação de corrente por retração é muito semelhante à limitação padrão por limite superior. No entanto, seu principal objetivo é limitar a dissipação total de potência. Isso significa que, à medida que VOUT diminui e VIN permanece estável, o limite de corrente de saída é reduzido linearmente para manter o transistor de saída dentro de um limite seguro de dissipação de potência. Dispositivos como o TLV717P incorporam e se beneficiam da limitação de corrente por retração, pois são encapsulados principalmente em embalagens ultracompactas com maior resistência térmica. O comportamento do limite de corrente de saída do TLV717P é mostrado na Figura 3. Como pode ser visto, como VIN é especificado em VOUT + 0,5V, a dissipação de potência máxima permitida a 25°C é de 150mW. Após o limite de corrente ser excedido e VOUT começar a diminuir (assumindo que RLOAD seja constante), tanto IOUT quanto a dissipação de potência diminuem. Isso adiciona uma pequena complexidade a dispositivos não ôhmicos que consomem corrente constante e podem acionar um estado travado, no qual o dispositivo energizado continua a reduzir VFORA e o LDO continua a reduzir IFORA.3. Desligamento por sobrecorrenteAo contrário da limitação de corrente por barreira e da limitação de corrente por retração, a proteção contra sobrecorrente utiliza um mecanismo de desligamento interno rápido. A estrutura interna do LDO incorpora um espelho de corrente para detectar a corrente e um comparador para permitir o desligamento rápido da saída em caso de sobrecorrente. Quando a corrente de saída do LDO atinge a corrente de proteção contra sobrecorrente, o LDO desliga diretamente. Portanto, a proteção por limite de corrente é mais rápida do que a limitação de corrente por barreira e a limitação de corrente por retração. Se a saída do LDO tiver uma grande carga capacitiva, ela experimentará uma grande corrente de pico, podendo acionar o desligamento por sobrecorrente do LDO e impedindo sua inicialização correta. Nesse caso, um LDO com desligamento por sobrecorrente não deve ser selecionado.

Ao projetarmos o circuito periférico da interface I2C, geralmente utilizamos o diagrama de topologia com resistor pull-up mostrado na Figura 1, e sua estrutura interna é a saída de dreno aberto mostrada na Figura 2.O nível de saída de dreno aberto é controlado por um resistor pull-up externo e lógica interna, permitindo que o barramento seja levado ao nível baixo e liberado. O circuito de dreno aberto do barramento consiste em um transistor NMOS, que é ligado e desligado por um sinal de controle. Quando o sinal de controle liga o transistor NMOS, a saída fica em nível baixo. Quando o sinal de controle desliga o transistor NMOS, a saída fica em nível flutuante, exigindo um resistor pull-up externo para gerar um nível alto. Essa estrutura permite que o gate de dreno aberto controle o nível do barramento de forma flexível, evitando o acionamento direto do barramento, garantindo assim uma conexão e comunicação seguras entre múltiplos dispositivos. As vantagens de usar essa saída de dreno aberto são óbvias e se refletem nos seguintes aspectos: 1. Prevenção de curto-circuito Se a configuração push-pull for usada em vez da configuração open-drain, e vários dispositivos estiverem conectados ao mesmo barramento, e uma entrada/saída (IO) em um dispositivo emitir um nível alto enquanto uma entrada/saída (IO) em outro dispositivo emitir um nível baixo, as conexões VCC e GND dessas duas entradas/saídas entrarão em curto-circuito, causando danos ao circuito. No entanto, a configuração open-drain elimina esse problema. Independentemente do número de dispositivos conectados ao barramento, não há risco de curto-circuito. 2. Aumentar a capacidade de acionamento e reduzir o consumo de energia.Conectar um resistor pull-up ao pino de saída do dreno permite a mudança de nível e proporciona maior capacidade de acionamento. Isso aproveita a capacidade de acionamento do circuito externo para reduzir o acionamento interno do CI. Quando o MOSFET interno do CI está ligado, a corrente de acionamento flui do VCC externo através do resistor pull-up, do MOSFET e, em seguida, para o GND. Apenas uma pequena corrente de acionamento de gate é necessária dentro do CI.3. Use "AND com fio" para determinar o status ativo do barramento.Vários pinos de saída de dreno aberto podem ser conectados a uma única linha para formar uma relação lógica "E", conhecida como função "E com fio". Quando qualquer um desses pinos vai para o nível baixo, o nível lógico na linha de dreno aberto torna-se 0. Esse também é o princípio usado pelo barramento I2C para determinar o status de atividade do barramento.4. Facilitar a mudança do nível de produçãoO nível de transmissão pode ser alterado variando a tensão de alimentação pull-up, enquanto o nível alto de saída é determinado por VDD.

Os reguladores LDO regulam sua tensão de saída para garantir uma operação estável sob diferentes demandas de corrente de carga. No entanto, quando a corrente de carga excede a faixa projetada, como em um curto-circuito ou sobrecarga, o excesso de corrente pode causar superaquecimento ou até mesmo danos ao chip. Para solucionar esse problema, surgiram mecanismos de proteção contra sobrecorrente para limitar a corrente de saída e proteger tanto o LDO quanto a sua carga. Os LDOs normalmente possuem dois mecanismos de proteção contra sobrecorrente: limitação de corrente por barreira de potencial e desligamento por sobrecorrente.1. Limitação de corrente tipo "parede de tijolos" Como o nome sugere, a limitação de corrente tipo "parede de tijolos" é um mecanismo de corte "rígido". Quando a corrente de saída excede o limite de corrente predefinido, I_LIMIT, O LDO limita rapidamente a corrente de saída a I_LIMIT. Devido à alta corrente de carga, a temperatura do LDO aumenta gradualmente. Assim que a temperatura de proteção do LDO é acionada, a saída do LDO é imediatamente desligada. A curva de tensão-corrente de saída assemelha-se a uma "parede de tijolos", impedindo o aumento adicional da corrente. Por exemplo, a folha de dados do TPS7A16 lista seu limite de corrente de "parede de tijolos" em 105 mA (típico).Como pode ser observado na curva de tensão de saída versus corrente de carga na figura acima, quando a corrente de carga excede I_LIMIT e aciona a proteção térmica do LDO, a tensão de saída cai drasticamente. Esse mecanismo é tipicamente implementado por meio de um circuito interno de detecção de corrente combinado com um circuito de proteção térmica. A estrutura interna do LDO inclui um espelho de corrente para detectar a corrente. Quando a corrente detectada excede a corrente de referência definida, o limite de corrente é acionado, a temperatura do LDO aumenta e, ao atingir a temperatura de proteção, o transistor de potência é desligado, interrompendo a saída.Isso indica que a limitação de corrente por barreira de transferência é mais segura durante sobrecargas de curta duração. Sua característica principal é a capacidade de tolerar sobrecargas momentâneas, mas, caso a sobrecarga persista, o acúmulo de calor acionará o desligamento térmico.2. Limite de corrente de retraçãoA limitação de corrente por retração é muito semelhante à limitação padrão por limite superior. No entanto, seu principal objetivo é limitar a dissipação total de potência. Isso significa que, à medida que VOUT diminui e VIN permanece estável, o limite de corrente de saída é reduzido linearmente para manter o transistor de saída dentro de um limite seguro de dissipação de potência. Dispositivos como o TLV717P incorporam e se beneficiam da limitação de corrente por retração, pois são encapsulados principalmente em embalagens ultracompactas com maior resistência térmica. O comportamento do limite de corrente de saída do TLV717P é mostrado na Figura 3. Como pode ser visto, como VIN é especificado em VOUT + 0,5V, a dissipação de potência máxima permitida a 25°C é de 150mW. Após o limite de corrente ser excedido e VOUT começar a diminuir (assumindo que RLOAD seja constante), tanto IOUT quanto a dissipação de potência diminuem. Isso adiciona uma pequena complexidade a dispositivos não ôhmicos que consomem corrente constante e podem acionar um estado travado, no qual o dispositivo alimentado continua a reduzir VOUT e o LDO continua a reduzir IOUT.3. Desligamento por sobrecorrenteAo contrário da limitação de corrente por barreira e da limitação de corrente por retração, a proteção contra sobrecorrente utiliza um mecanismo de desligamento interno rápido. A estrutura interna do LDO incorpora um espelho de corrente para detectar a corrente e um comparador para realizar o desligamento rápido da saída em caso de sobrecorrente. Quando a corrente de saída do LDO atinge o nível de proteção contra sobrecorrente, o LDO desliga imediatamente. Portanto, a proteção por limite de corrente é mais rápida do que a limitação de corrente por barreira e a limitação de corrente por retração. Se a saída do LDO estiver carregada com uma grande carga capacitiva, ela experimentará uma grande corrente de pico, podendo acionar o mecanismo de desligamento por sobrecorrente do LDO e impedindo sua inicialização correta. Nessa situação, um LDO com desligamento por sobrecorrente não deve ser selecionado.

A frequência de ressonância do chip do acelerômetro é um indicador de desempenho muito importante, estando relacionada à faixa de frequência operacional do sensor.1. Definição de frequência de ressonânciaO próprio sensor acelerômetro também é uma estrutura mecânica, portanto, possui uma frequência natural. Como mostrado na curva de amplitude-frequência da Figura 1, quando a frequência da vibração externa se aproxima da frequência de ressonância, o sensor entra em ressonância e a sensibilidade do acelerômetro aumenta rapidamente. A frequência correspondente nesse instante é a frequência de ressonância.2. A influência da frequência de ressonância no desempenho do sensorQuanto menor o sensor, maior a frequência de ressonância. A frequência limite superior do acelerômetro depende da frequência de ressonância na curva amplitude-frequência. Geralmente, a faixa de frequência operacional do sensor acelerômetro é inferior a 1/3 da sua própria frequência de ressonância. Quando a frequência de vibração medida é muito menor que a frequência de ressonância, o sinal de saída do acelerômetro é proporcional à aceleração medida.3. Fatores que afetam a frequência de ressonânciaComo mencionado anteriormente, se a frequência de ressonância do chip do sensor for aumentada, a faixa de frequência operacional pode ser ampliada, a banda de frequência plana do sensor se tornará mais ampla, a faixa de operação será maior, o acelerômetro poderá ser usado em mais cenários e sua aplicabilidade será melhorada. Mas, na verdade, o aumento da frequência de ressonância também é limitado. De acordo com a seguinte fórmula, quanto menor o bloco de massa, maior a frequência de ressonância.Onde f0 é a frequência de ressonância, K é a rigidez equivalente do acelerômetro e M é a massa equivalente do sensor.Portanto, a frequência de ressonância é uma restrição rígida que determina a faixa de resposta de frequência disponível do acelerômetro. Um projeto e aplicação adequados exigem que a frequência de operação seja limitada a menos de 1/3 da frequência de ressonância e, em aplicações de alta precisão, a menos de 1/5 para garantir linearidade e confiabilidade. A resposta de frequência do ADXL356 mostrada na Figura 2 apresenta uma frequência de ressonância de aproximadamente 5,5 kHz e uma largura de banda de 3 dB de 2,5 kHz. Em aplicações de alta precisão, a frequência de corte do filtro passa-baixa geralmente é definida para menos de 1 kHz.